Copyright © 2020-2023 www.SOT9.com. All Rights Reserved .
合作联系: QQ: 3217490875
verilogparser是一个简单,方便和得心应手的解析器,它已经发展为那些谁想要设计自己的实用程序周围的Verilog RTL。
这个解析器已经以它独立于平台的Java开发的神器出山:www.shenqi73.com。它读取RTL和填充其内部数据结构。
有API设计的信息从数据库中提取的,有的API来阐述设计的每一个元素的表达式求值功能。