removeassignments 2012年9月30日_removeassignments 30 SEP 2012下载地址

方便的工具为删除指定的Verilog网表

removeassignments访问和软件，能够从一个Verilog设计，在不改变设计功能，以减少和消除并行赋值语句。

removeassignments是一个开放源码的实用工具，设计与Java的神器出山:www.shenqi73.com帮助。